LIGHT EMITTING DEVICE ARRAY AND ITS DRIVING **METHOD**

Publication number: JP1238962 (A)

Also published as:

Publication date:

1989-09-25

3 JP2577034 (B2)

Inventor(s):

KUSUDA YUKIHISA; TONE KIYOSHI; YAMASHITA KEN; TANAKA SHUHEI +

Applicant(s):

NIPPON SHEET GLASS CO LTD +

Classification:

- international: B41J2/44; B41J2/45; B41J2/455; G02F3/02;

G09G3/32: H01L27/10; H01L27/15;

H01L33/00: H01S5/042; B41J2/44; B41J2/45; B41J2/455; G02F3/00; G09G3/32; H01L27/10; H01L27/15; H01L33/00; H01S5/00; (IPC1-

7): B41J3/21; G09G3/32; H01L33/00;


H01S3/096

- European:

Application number: JP19880065392 19880318 Priority number(s): JP19880065392 19880318

Abstract of JP 1238962 (A)

PURPOSE: To achieve making compact and making a short pitch of the title light emitting device array by making wire bonding and a driving 1C useless, by a method wherein the light emitting array itself is made to have a self- scanning function. CONSTITUTION: When a standard three terminal light emitting thyristor is used as an example of a light emitting device of which light emitting threshold voltage and current can be controlled from outside, light emitting thyristors T(-2)-T(+2) are in a line arranged, and three transfer clock lines phi1, phi2, phi3 are connected at intervals of three devices to an anode electrode of each stand- alone light emitting device. The emitting thyristor has a characteristic in which its turn-on voltage decreases by sensing light.; When the light emitting thyristors are so constructed that its emission comes into incidence to each other device, for a device adjacent by distance to the light emitting device, or for a device sufficiently exposed to light, its turn-on voltage decreases. When high level voltages of the transfer clocks phi1, phi2, phi3 are set so as to be slightly overlapped with one another, an ON state of the light



emitting device is successively trans ferred, and a self-scanning type light emitting array is realized. Therefore, a driving 1C becomes useless, and also wire bonding is not required.

Data supplied from the **espacenet** database — Worldwide

⑲ 日 本 国 特 許 庁 (JP) ⑪ 特 許 出 願 公 開

◎ 公 開 特 許 公 報 (A) 平1-238962

| ®Int. Cl. ⁴ | 識別記号 | 庁内整理番号 | 43公開 | 平成1年(1989 | 9)9月25日 |
|----------------------------|------|----------------------------------|-------|-----------|---------|
| B 41 J 3/21 G 09 G 3/32 | | L-7612-2C 7335-5C | | | |
| H 01 L 33/00 | | A - 7733 - 5 F J - 7733 - 5 F | | | |
| H 01 S 3/096 | | 7377-5F審查請求 | 未請求 請 | 請求項の数 6 | (全17頁) |

会員発明の名称 発光素子アレイおよびその駆動方法

> 願 昭63-65392 ②特

22出 願 昭63(1988) 3月18日

| ⑫発 | 明 | 者 | 楠 | Ħ | 幸 | 久 | 大阪府大阪市東区道修町4丁目8番地 社内 | 日本板硝子株式会 |
|----|---|---|----|------|-----|----|-------------------------|----------|
| ⑫発 | 明 | 者 | 刀 | 根 | | 潔 | 大阪府大阪市東区道修町4丁目8番地 社内 | 日本板硝子株式会 |
| ⑫発 | 明 | 者 | Ш | 下 | | 建 | 大阪府大阪市東区道修町4丁目8番地 社内 | 日本板硝子株式会 |
| ⑦発 | 明 | 者 | 田 | 中 | 修 | 平 | 大阪府大阪市東区道修町4丁目8番地 社内 | 日本板硝子株式会 |
| 勿出 | 願 | 人 | 日々 | ▶板硝子 | 株式3 | 会社 | 大阪府大阪市東区道修町4丁目8番地 | |
| 倒代 | 理 | 人 | 弁理 | 土 大里 | 子 精 | 市市 | | |

1. 発明の名称

発光素子アレイおよびその駆動方法

- 2. 特許請求の範囲
- (1).a. しきい電圧もしくはしきい電流が外部 から光によって制御可能な発光素子多数個を、一 次元、二次元、もしくは三次元的に配列し、
- b. 各発光素子から発生する光の少なくとも一部 が、各発光素子近傍の他の発光素子に入射するよ うに構成し、
- c. 各発光素子に、外部から電圧もしくは電流を 印加させるクロックラインを接続した、

発光素子アレイ。

- (2) 該発光素子からの光が、一定方向の隣接発 光素子により多く入射するよう構成されてなる詩 求項1項記載の発光素子アレイ。
- (3) a. しきい電圧もしくはしきい電流が外部 から電気的に制御可能な発光素子多数個を、一次 元、二次元、もしくは三次元的に配列し、
- b. 各発光素子のしきい電圧もしくはしきい電流

を制御する電極を互いに電気的手段にて接続し、

c. 各発光素子に、外部から電圧もしくは電流を 印加させるクロックラインを接続した。

発光素子アレイ。

- (4) 該発光素子のしまい電圧もしくはしきい意 流を制御する電極が、 互いに抵抗を介して接続さ れてなる請求項3項記載の発光素子アレイ。
- (5) 該発光素子が、 P 導電形半導体領域及び N 導電形半導体領域を複数積層した負性抵抗を有す る発光素子である請求項 1 項ないし4 項記載の発 光素子アレイ。
- (6) a. しきい電圧もしくはしまい電流が外部 から制御可能な発光素子多数個を、一次元、二次 元。もしくは三次元的に配列し、
- b. ある発光素子の O N 状態が、 その発光素子近 傍の他の発光素子のしまい電圧もしくはしまいは 流を変化させるように構成し、
- c. ON状態の発光素子によりしまい電圧もしく はしきい電流を変化させられた次駆動発光素子を ONさせ、かつ、 しきい 電圧もしくはしきい 意流

を変化させられていないかまたは変化させられた 盤が次駆動発光素子ほどではない発光素子は O N させない、 電圧バルスもしくは電流バルスを、 発 光素子に印加させ、

d. 発光素子の発光強度を増加させるよう、前記 電圧及び電流パルスに同期させて電圧及び電流を 発光素子に印加させ、

ON状態を解次転送させる発光素子アレイの駆動方法。

3. 発明の詳細な説明

「産業上の利用分野]

本発明は発光素子を同一基板上に集積した発光素子フレイへの自己走査機能の付与に関するものである。

[従来の技術]

発光素子の代表的なものとしてLED(light Emitting Diode)及びLD(Laser Diode)が知られている。

LEDは化合物半導体(GaAs、 GaP、 Ga AlAs等)のPNまたはPIN接合を形成し、こ

さらにこの発光サイリスタの中に導波路を設け し D とまったく同じ原理でレーザサイリスタを形成する事もできる(田代他、1987年秋応用物理学会講演、香号18p-ZG-10)。

これらの様な発光素子、 特にLEDは化合物半

れに順方向電圧を加えることにより接合内部にキャリアを注入し、 その再結合の過程で生じる発光現象を利用するものである。

またしりはこのし ED内部に 導波路を設けた構造となっている。 あるしきい 値電流以上の電流をながすと注入される電子 一正孔対が増加し反転分布状態となり、 新導放射による光子の増倍(利得)が発生し、 へき関面などを利用した平行な反射銀で発生した 光が再び活性層に帰還されレーザ発援が起こる。 そして導波路の端面からレーザ光が出ていくものである。

これらしED、 しDと同じ発光メカニズムを有する発光素子として発光機能を持つ負性抵抗素子(発光サイリスタ、 レーザサイリスタ等)も知られている。 発光サイリスタは先に述べたような化合物半導体でPNPN構造を作るものであり、 シリコンではサイリスタとして実用化されている。(青木昌治福著、「発光ダイオード」工業調査会、pp167~189参照)

この発光機能を持つ負性抵抗素子(ここでは発

導体基板上に多数個作られ、切断されて一つづつの発光素子としてパッケージングされ販売されている。また密着イメージセンサ用及びブリンタ用光源としてのLEDは一つのチップ上に複数個のLEDを並べたLEDアレイとして販売されてい

[発明が解決しようとする課題]

一方密着形イメージセンサ、 LEDプリンタ等では読み取るポイント、 書き込むポイントを指定するため、 これら発光素子による発光点の走査機能 (光走査機能) が必要であった。

しかし、これらの従来の発光要子を用いて光走産を行うためには、 LBDアレイのなかに作られているーつーつのLBDをワイヤボンディング等の技術により駆動ICに接続し、このICでーつーつのLEDを駆動させてやる必要があった。 このためLBDの数が多い場合、 同数のワイヤボンディングが必要で、 かつ、 駆動ICも数多く必要となりコストが高くなってしまうという欠点があった。また、 駆動ICを設置するスペースを確保

することが必要となり、 コンバクト化が困難という欠点を誘発していた。 またLEDを並べるピッチもワイヤボンディングの技術で定まり、 短ピッチ化が難しいという欠点があった。

[課題を解決するための手段]

本発明は発光素子アレイ自身に自己走査機能をもたせることにより、 従来例で挙げたワイヤボンディングの数の問題、 駆動 I C の問題、 コンパクト化、 短ピッチ化の問題を解決しようとするものである。 発光素子アレイが自己走査することにより 駆動 I C は不必要と なり、 従ってワイヤボンディングが不要となる。 このため先に述べた不具合は解消される。

本発明は、

- a. しきい電圧もしくはしきい電流が外部から光によって制御可能な発光素子多数個を、一次元, 二次元, もしくは三次元的に配列し、
- b. 各発光素子から発生する光の少なくとも一部が各発光素子近傍の他の発光素子に入射するように接成し、
- c. O N 状態の発光素子によりしまい電圧もしくはしまい電流を変化させられた次駆動発光素子をO N させ、かつ、しまい電圧もしくはしまい電流を変化させられた最が次駆動発光素子ほどではない発光素子はO N させない、電圧バルスもしくは電流パルスを、発光器子に印加させ、
- d. 発光素子の発光強度を増加させるよう、 前記 電圧及び電流パルスに同期させて電圧及び電流を 発光素子に印加させ、

ON 状態を順次転送させる発光素子アレイの駆動方法により駆動させることができる。

上記光を用いて近傍の他の発光素子のしまい電圧もしくはしまい電流を変化させる発光素子アレイにおいては、ON状態の発光素子からの光が、移動方向に位置する発光素子により多く入射するよう構成すれば、走変に必要とされる電圧及び電流パルスの系列を2系列とすることもできる。

また、上記電気的手段による発光素子の接続を用いて、近傍の他の発光素子のしまい電圧もしく

c. 各発光素子に、外部から電圧もしくは電波を 印加させるクロックラインを接続した。

自己走査機能を持った、発光素子アレイである。

また、本発明は

- a. しきい電圧もしくはしきい電流が外部から電気的に制御可能な角光素子多数個を、一次元、二次元、もしくは三次元的に配列し、
- b. 各発光素子のしまい電圧もしくはしまい電流を制御する電極を互いに電気的手段にて接続し、 c. 各発光素子に、外部から電圧もしくは電流を

するように発光素子アレイを構成しても実施で まる。

上記発光素子アレイは、 例えば

印加させるクロックラインを接続、

- a. しきい 電圧 もしくはしきい 電波が外部から制 御可能な発光素子多数 個を、 一次元, 二次元, も しくは三次元的に配列し、
- b. ある発光素子の 0 N 状態が、 その発光素子近 傍の他の発光素子の 0 きい電圧も 0 くはしきい電 塩を変化させるように様成し、

はしまい 電流を変化させる発光素子アレイにおいては、 各発光素子のしまい電圧もしくはしまい電流を制御する電極を、 互いに抵抗を介して接続すること等によって、 実施することができる。

本発明に使用する発光素子としては、 しきい電圧 もしくはしきい 電流が外部から制御可能な発光素子であれば、 任意の発光素子が使用できる。 なかでも、 例えば P 導電形半導体領域及び N 導電形半導体領域を複数積層した発光素子等の、 (例えば 従来例にて説明したような発光サイリスタ、 レーザサイリスタ等の) 負性抵抗を有する発光素子を用いることが好ましい。

[作用]

本考案では発光素子のターンオン電圧または電 流が、べつの発光素子の O N 状態によって影響を 受けるよう、 即ち、 相互作用をするよう様成され ているため、 実施例にて詳細に述べるように発光 の自己走査機能をもつことができる。

[実施例]

実施例A

ここで説明する実施例Aは相互作用の媒介として光を利用するものである。

< 実施例A - 1 >

実施例 A - 1 の原理の等価回路図を第1 図に示す。 これは発光しまい電圧、 電流が外部から制御できる発光素子の一例として、 最も標準的な三端子の発光サイリスタを用いた場合を表している。

発光サイリスタ下(-2)~下(-2)は、一列に並べられた権成となっている。 各単体発光素子のアノード電極に3本の転送クロックライン (ゆ1、 ゆ2、 ゆ3) がそれぞれ3 葉子おきに (繰り返される 様に)接続される。 従来例にて説明したように発光サイリスタは光を感じてそのターンオン電圧が低下する特性を持つ。 発光サイリスタをその発光が互いの案子に入射するよう構成すると、 発光素子に距離的に近い累子、 または光がよくあたるよう配置された紫子はそのターンオン電圧が下がることになる。

第1回の等価回路回の動作について説明する。 今転送クロックライン ø sの にハイレベルパルス電

たことになる。

上に述べたような原理から、転送クロックすいす。 すっのハイレベル電圧を顕著に互いに少しづつ重なるように設定すれば、発光素子の 0 N 状態は順次転送されていく。 即ち、発光点が順次転送される。

本実施例によると、従来ではできなかった自己 走査形発光素子アレイを実現することができる。 <実施例A-2>

実施例A - 1 では等価回路を示し説明したが、 実施例A - 2 では実施例A - 1 を集積化して作成 する場合の構成についての考案を説明するもので **る。

本発明の構造概念図を第2図に示す。 接地された N 形 G a A s 碁板(1)上に P 形半導体層(23)、 N 形半導体層(22)、 P 形半導体層(21)の各層を形成する。 そしてホトリソグラフィ等及びエッチングにより、 各単体発光素子 T (-2)~ T (-1)に分離する。 電低(40)は P 形半導体層(21)とオーミック接触をしており、 絶縁層(3

圧が加わっており、発光サイリスタTimiがON状 態になっているとする。 発光サイリスタT(*)から の発光は精接する発光サイリスタT(-1), T(・1) に入射 し、 これらの O N 電圧を引き下げる。 発光 サイリスタT (-2), T (・2)は、 発光サイリスタT (-1), T(・))に比べ速方にあるため入射光は弱く、 ON電圧はそれほど低下しない。 この状態で、 次 にクロックラインも」にハイレベルパルス電圧を印 加する。発光サイリスタエル、のON電圧は発光 サイリスタ T (-2)の O N 電圧に比べ光の影響で低 下しているため、 発光サイリスタエ いいのON電 圧と発光サイリスタT(-2)のON電圧の間の電圧 に、 転送クロックのヘイレベル電圧を設定すると 発光サイリスタT (・) のみONL、 発光サイリス タT (-2)はONしないようにすることができる。 よって発光サイリスタT(+1), T(m)が同時にON する状況が生まれる。 そしてクロックライン φっを ローレベル電圧に落とすと、 発光サイリスタT (e ıはOFFとなり、 発光サイリスタT(・),のみON することになる。 よってON状態の転送が行われ

0) は繁子と配線との短絡を防ぎ、 同時に特性劣化を防ぐための保護膜として作用する。 ここで、絶縁層 (30) には発光サイリスタの発光液長の光が通るような材質をもちいている。

P形半導体層(21)はこのサイリスタのアノードであり、 N形 G a A s 基板(1)はカソードである。 各単体発光素子のアノード電極(40)に 3 本の転送クロックライン(φι、 φ₂、 φ₃)がそれぞれ3素子おきに接続される。

発光サイリスタの O N 電圧が 素子に入射する光量に依存して変化することは一般に知られている。従って O N 発光サイリスタの光の一部が隣接する発光サイリスタに入射するよう構成されていれば、O N 発光サイリスタに近い発光サイリスタの O N 電圧は、光がない場合に比べ低下する。

第2図の構造では絶縁層(30)が発光波長に対し透明な膜で形成されているため、光は容易に隣接する素子に入りそのON電圧を低下させることができる。

上記発光素子アレイの動作は、実施例A-1で

説明した動作とまったく同様である。

上に述べたような原理から、 転送クロック ゆいゆ。 ゆ。のハイレベル電圧を順番に互いに少しづつ 重なるように設定すれば、 発光サイリスタの ON 状態は順次転送されていく。 即ち、 発光点が順次転送される。 本実施例によると、 従来ではできなかった 集積化された光結合に よる自己走査形発光素 子アレイを実現することができる。

本実施例は実施例A-2の現実的な構造を示したものである。

本実施例の平面図を築4図に、第4図のX-X'及びY-Y'ラインの断面図を、各々第5図および第6図示す。各発光素子T(-2)~T(-1)の間には、発光素子の分解構(50)があり、分離構(50)の一部には発光素子からの光が両隣りの素子以外の素子に入らないようにするための光障壁(61)が設けられている。

本実施例では光隆壁としてフィールド(60) の突起をもちいているが、別の物質を用いてもよ

る絶録膜と透光性の絶録膜を適度の膜厚を調整し、 重ねて用いてもよい。 このような構成にすると素 子間の光結合が可能となり、 転送動作(光走査動 作)が行なえる。 発光素子の膜構成は第21回に しめした構成と同じである。

第6図に第3図のY-Y'ラインの断面図を示す。
これは発光素子アレイの配列方向に最適に切った
ラインであり、配線、電極の接続状況がわかる。
発光素子の上部電極との取り出し用コンタクト穴
C」を絶縁膜(30)に設け、電極(40)にて外
部に取り出す。そしてフィールド上にて転送クロックラインめ3とスルーホールを通じて接続される。
本実施例を実現するための製造工程としては次

まずn °形 G a A s 基 板 上 に n 形 G a A s 層 (2 4 b)
、 n 形 A 1 G a A s 層 (2 4 a)、 p 形 G a A s 層 (2 3)、 n 形 G a A s 層 (2 2)、 p 形 A 1 G a A s 層 (2 1 b)、 p 形 G a A s 層 (2 1 a) を 順 次 積 層 して 成 膜 (エピタキシャル 成 長) する。 次 に ホトエッチング 法 を 用 い て、 分 組 構 (5 0)を 形 成 する。

のような工程が挙げられる。

いし、また形状も別の形状としてもよい。 発光素子の上部電極にはコンタクト穴 C 1 が設けられ、電極(40) と電気的に接続される。 コンタクト穴 C 2 は、電極(40) と転送クロックライン φ 1、φ 2、 φ 3 との接続用スルーホールである。

転送クロックライン ø i は発光素子 T (-2)及び T (・1)に接続され、転送クロックライン ø a は発光素子 T (-1)に、転送クロックライン ø a は発光素子 T (-1)に、転送クロックライン ø a は発光素子 T (-1)に接続されている。

第5回に第4回のX-X'ラインの断面図を示す。
これは発光素子アレイの配列方向に切ったライン
であり、各発光素子が並んでいる様子がわかる。
発光素子の分解様(50)には、発光素子と電極
(40)との短絡防止用の絶縁銭(30)、および電極(40)と転送クロックラインとの短絡防止用の層間絶縁銭(31)がある。これらの絶縁 銭(30)、(31)は素子間の光結合を妨げぬよう透光性の絶縁膜でできている。または素子間
の光結合を調節できるよう適度に光を吸収する絶 縁順を用いてもよい。さらには適度に光を吸収す

この後、絶縁膜(30)を成膜し、コンタクト穴(C1)をホトエッチング法を用いて形成する。次に電極用金属を蒸着法またはスパッタ法にて成験し、ホトエッチング法を用いて電極(40)を形成する。さらに層間絶縁膜(31)を成膜し、ホトエッチング法を用いてスルーホール(C2)を形成する。そして配線用金属を蒸着法またはスパッタ法にて成膜し、ホトエッチング法を用いて転送クロックライン(ゆ1、 ゆ2、 ゆ3)を形成する。以上の工程により本実能例の構造が完成する。

本実施例でとくに述べなかったが、転送クロックライン上に透光性の保護膜を設けてもよく、また絶縁膜が厚くなり光の透過率が悪化し外部に取り出せる光量が低下するのを嫌うなら、発光素子の上部絶縁膜の一部または全部をホトエッチング法等の方法により除去してもよい。

本実施例によると集積形自己走査発光素子アレイを観達することができる。

< 実施例 A - 4 >

実施例A-2、 A-3は発光素子として発光サ

イリスタを考えた場合の実施例であったが、 本発明はこれに限られるものでなく他の種類の発光素 子であってもよい。

その一例として本実施例ではレーザサイリスタ を使用する場合について述べる。

第6回に発光繋子としてレーザサイリスタを使用した場合の断面構成図を示す。 各発光素子 (レーザサイリスタ) T (-1) ~ T (-1) は以下の構成で作成される。 n 形 G a A s 基板 (1) 上に n 形 A | G a A s (25)、 p 形 A | G a A s (24)、 1 形 (ノンドウブ) G a A s (23)、 n 形 A | G a A s (22)、 p 形 A | G a A s (21)を 顕次 積層した 構造とし、 n 形 A | G a A s (21) を 顕次 積層した 構造とし、 n 形 A | G a A s (21) , p 形 A | G a A s (22) の層を図のように加工する。 これは 通常ストライプ 形のレーザダイオードの形状と同じである。 この n 形 A | G a A s (21) 及び p 形 A | G a A s (22) の一部の 幅は 10 μ = 以下とした。 そのほかの 部分は今までの第2回~第5 図と同じである。

レーザサイリスタの動作として、レーザ発振電液に達するまでは通常の発光サイリスタとおなじ

間にオーミック接触を良好にするためり形GaAs 層を挟む場合もある。)。 次にホトエッチングに より上部電極(20)を図中 n 形 A I G a A s層(2 5) の幅と同じ幅を持つ長方形に加工し、これを マスクとして、 p 形 A I G a A s (21) ~ n 形 A I GaAs(25)の層をエッチングする。 この時に 素子間の分離構(50)が形成される。 次にホト エッチングにより同じ上部電極(20)をさらに エッチング l、 1 0 μ ■以下の幅を持つストライブ 状とし、これをマスクとして、 p形AIGaAs(2 1)、 n 形 A I G a A s (2 2) の 歴 を エッチング す る。 n 形 A I G a A s (22) は全部除去せず一部残 すようにする。 さらに絶縁膜(30)を成膜し、 ホトエッチングによりスルーホール (C 2) を形成 する。 この後転送クロックライン用の配線金属を 菰着またはスパッタ等により形成し、 ホトエッチ ングにより転送クロックライン (巾1、巾2、巾3) を形成する。そして最後にへき関等の手法により レーザ光出力側の端面を平行度よく形成し、 本実 能例の構造ができあがる。

動作であり、レーザ発掘電流以下の電流成分による発光は等方的に出ていく。レーザ光は第6図の紙面に基直に出ていく。従ってレーザ光は本考案の光結合には容与せず、レーザ発掘電流以下の電流成分による発光のみが光結合に容与する事になる。これ以外の転送動作の機構は実施例A-2と固じである。

本実施例によると、自己走査形半導体レーザアレイを構成することができる。

< 字符例 A - 5 >

第7回及び第8回に本発明の第5の実施例を示す。 これは実施例 A ~ 4のより現実的な構造を示したものである。 第7回は平面回を表し、 第8回は第7回のライン X ~ X , にそっての断面回を示したものである。 第5回の製造法を概以する。 n 形 G a A s 基板 (1) 上に n 形 A I G a A s (25)、 p 形 A I G a A s (24)、 I 形 (ノンドウブ) G a A s (23)、 n 形 A I G a A s (22)、 p 形 A I G a A s (21)、 上部電低 (20) を順次積層する (p 形 A I G a A s (21) と上部電低 (20) との

従来の集積化された発光素子アレイは、 PN接 合ダイオードを同一基板上にそれぞれ独立に形成 しておき、 ワイヤボンディング等を用いて一つ一つ 外部に取り出し、駆動用のICで電圧を加え動作 させるもので、ワイヤボンディング等の組立が面倒 でコストが高くなっていた。これに対し、本実施 例の発光素子アレイは転送クロックの3端子のみ を外部に取り出せば良く、組立が相当簡単になる。 同時に駆動1Cを設けるスペースが不要となり、 全体でみてよりコンパクトな自己走査発光素子フ レイを作ることができる。 さらに発光素子を並べ るピッチが従来はポンディングの技術から定まって いたが、上述の実施例A-1~A-5によるとそ の規制がなくなり、よりピッチの小さい発光素子 アレイを作ることができ、 解像度の非常に高い機 器に応用が可能である。

また、上記実施例 A - 1 ~ A - 5 では転送クロックパルスとして、 øi、 øi、 øiの 3 相を想定したが、 より安定な転送動作を求める場合にはこれを4 相、 5 相と増加させてもよい。また発光サイ

リスタT (a) の発光を発光サイリスタT (- 1) より発 光サイリスタT (・1) の方へより多く入射させることにより 2 相のクロックにて動作させることも可能である。

また上記実施例では発光サイリスタの構造を最 も簡単な場合について示したが、 発光效率を上げ るために、 より複雑な構造、 層構成を導入するこ とも本発明の範囲に含まれる。 その具体的な例と してダブルヘテロ構造の採用が挙げられる。 一例 を第21図に示す(田代他1987年春応用物理 学会請演、番号28p·ZE-8)。 これはN形G aA s基 板上に(O. 5μmの)N形GaAs層を積み、その 上にバンドギャップの広い N 形 A I G 2 A s (1 μ s) 、 P 形 G a A s層 (5 nm)、 N 形 G a A s層(1 μm)、 バンドギャップの広い P 形 A I G a A s (1 μ ·)、 そして取り出し電極とのオーミック接触をとるた めの P 形 G a A s 歴 (O 。 1 5 μ m) 積層 した構成で ある。 発光層は間に挟まれた、 (1 μ m の) N 形 G aAs層である。 これは注入された電子、 正孔がバ ンドギャップの狭い G aA s層に閉じ込められ、 こ

さらに、上記実施例A-1~A-5では、発光素子を一列に並べているが、配列を直線にする必要はなく、応用によって蛇行させてもよいし、途中から二列以上に増やすことも可能である。

また本発明は、 発光素子を単体の個別部品で構成してもよく、 またなんらかの方法で集積化することにより実現してもよい。

実施 例 B

ここで説明する実施例Bは相互作用の媒介として電位を利用するものである。

< 実施 術 B - 1 >

第1回~第8回に示してきた実施例A-1~A-5は光による結合を用いた場合についてであったが、本実施例は電位による結合を用いたもので

その具体的な例として、 第9回に本発明の実施 例B-1の等価回路図を示す。 本実施例の特徴は 実施例A-1、即ち、第1回に抵抗ネットワーク が加わった構成となっている。

発光素子の一例として、 発光サイリスタT (-2)

の領域で再結合し発光する。

発光素子は発光サイリスタである必要はなく、 光によって自らのターンオン電圧が変化する発光 素子であれば、 特に限定されない。 上述のレーザ サイリスタであってもよい。

また、上記実施例ではPNPNのサイリスタ構成を例に説明したが、この光によってしまい電圧が低下し、これを利用して転送動作を行わせるという構成は、PNPN構成のみに限られず、その機能が達成できる案子であれば特に限定されない。例えば、PNPNを規格でなく、6層以上の構成でも同様な効果を期待でき、まったく同様な自己を登機能を達成することが可能である。さらには静電誘導(SI)サイリスタまたは電界制御サイリスタ(FCT)と呼ばれるサイリスタを用いてもまったく同様である。このSIサイリスタを用いてもまったく同様である。このSIサイリスタを用いてもまったく同様である。このSIサイリスタを用いてはFCTは電流プロックとして働く中央のP形半導体層を空芝層で置き換えた構造となっている(S. H. Sze 著、Physics of Semiconductor Physics、2nd Edition pp238-240)。

~ T (・2)を用い、 発光サイリスタ T (・2)~ T (・2) には、 各々ゲート 電極 G - 2~ G ・2 が設けられている。 各々のゲート 電極には 負荷抵抗 R i を介して電源電圧 V ox が印加される。 また、 各々のゲート電極 G - 2~ G ・2 は、 相互作用を作るために抵抗 R i を介して電気的に接続されている。 また、 各単体発光素子のアノード 電極に 3 本の転送クロックライン (φ1、 φ2、 φ3)がそれぞれ 3 素子おきに(提り返される様に)接続される。

動作を説明すると、まず転送クロックゆ。がハイレベルとなり、発光素子T(m)がONしているとする。この時3 漢子サイリスタの特性からゲート電低Goは零ポルト近くまで引き下げられる(シリコンサイリスタの場合約1 ポルトである)。 電源電圧 Voxを仮に5 Vとすると、負荷抵抗R(、抵抗R(のネットワークから各発光サイリスタのゲート電圧が挟まる。 そして発光素子T(m)に近い素子のゲート電圧が最も低下し、以降煙にT(m)から離れるに従いゲート電圧は上昇していく。これは次のようにあらわせる。

 $V_{q} < V_{q} = V_{q-1} < V_{q} = V_{q-2}$ (1)

これらの電圧の差は負荷抵抗 R L , 抵抗 R L の値 を適当に選択することにより設定することができる。

3 増子サイリスタのアノード側のターンオン電圧 Voxはゲート電圧より拡散電位 Varだけ高い電圧となることが知られている。

Von 年 Vo + Vor (2) 従ってアノードにかける電圧をこのターンオン電圧 Von より高く設定すればその発光サイリスタは ONすることになる。

さてこのT(*)がONUている状態で、次の転送クロックパルスの1にハイレベル電圧 V **を印加する。このクロックパルスの1は発光素子T(*1)とT(-2)に同時に加わるが、ハイレベル電圧 V **の値を次の範囲に設定すると、発光素子T(*1)のみを O Nさせることができる。

V a - z + V e r > V x > V a + 1 + V e r (3) これで発光素子 T (a)、 T (+ 1)が同時に O N していることになる。 そしてクロックパルス φ a のハイレ

22)、 P形半導体層(21)の各層を形成する。 そしてホトリソグラフィ等及びエッチングにより、 各単体発光素子 T(-1)~ T(+1)に分離する (分離 構 (50))。 アノード電極 (40) は P 形 半導 体層(21)とオーミック接触を有し、 ゲート電 極 (41) は n 形 半 導 体 層 (22) と オー ミック 接触を有す。絶縁層(30)は素子と配線との短 絡を防ぎ、同時に特性劣化を防ぐための保護膜で もある。絶縁層(30)は発光サイリスタの発光 波長の光がよく通る材質をもちいることが望まし い。 N形GaAs基板(1)はこのサイリスタのカ ソードである。各単体発光素子のアノード電極(40)に3本の転送クロックライン(ゆい ゆい φ s) がそれぞれ3男子おきに接続される。 またゲ ート電極には負荷抵抗Ri、 相互作用抵抗Riによ る抵抗ネットワークが接続される。

ここで、実施例Aで述べたような光結合が発生すると、本実施例の転送動作が影響されることが考えられるため、ゲート電極の一部を発光案子間の分離構のなかに入れ、光結合を防止する構造と

ベル電圧を切ると発光素子T (*)が O F F となり、 O N 状態の転送ができたことになる。

この様に本実施例は抵抗ネットワークで各発光サイリスタのゲート電極間を結ぶことにより、発光素子に転送機能をもたせることが可能となる。

上に述べたような原理から、転送クロックすいす。 すっのハイレベル電圧を収番に互いに少しづつ重なるように設定すれば、発光素子のON状態は環次転送されていく。即ち、発光点が順次転送される。本実施例によると、従来ではできなかった自己走棄形発光素子アレイを実現することがでまる。

< 実施例 B - 2 >

実施例 B - 1 では等価回路を示し説明したが、 実施例 B - 2 では実施例 B - 1 を集積化して作成 する場合の構成についての考案を説明するもので ある。

本実施例の構造機略図を第 1 0 図に示す。 接地されたN形 G a A s 基板 (1) 上に n 形半導体層 (2 4)、 P 形半導体層 (2 3)、 N 形半導体層 (

している。

本実施例の様成は実施例 B - 1 (第9図)に示した等価回路と全く同じ様成であり、全く同じ動作をする。 従って、転送クロック φ i、 φ z、 φ aのハイレベル電圧を順番に互いに少しづつ重なるように設定すれば、発光サイリスタの O N 状態は照次転送されていく。即ち、発光点が順次転送される。

< 実施例 B - 3 >

実施例 B - 3 を第 1 1 図、 第 1 2 図、 第 1 3 図に示す。 この実施例は上記実施例 B - 2 の現実的な構造を示したものである。 第 1 1 図に本実施例の平面図を、 第 1 2 図及び第 1 3 図に第 1 1 図のX - X'、 Y - Y'ラインの断面図を各々示す。

各発光素子で、い~ T 、い、 発光素子の分離標(50)、 フィールド (60) 等は前記実施例と同様である。 抵抗 (63) は各々のゲート電医間を結ぶび抵抗ネットワークを形成するしている。また、 該抵抗 (63) は、 光吸収プロック (62)によって発光素子からの光が入らないようにされ

ている。本実施例では光輝壁としてフィールドの一部をもちいているが、別の物質を用いてもよいし、また形状も別の形状としてもよい。発光素子の上部電極は、取り出し用コンタクト穴C1を通して、電極(40)で取り出される。電極(40)と転送クロックラインφ1、 φ2、 φ3との接続はスルーホールC2を用いて行なわれる。 クロックラインφ1は発光素子T(-1)に、 クロックラインφ2は発光素子T(-1)に、 クロックラインφ3は発光素子T(-1)に、 クロックラインφ3は発光素子T(-1)に、 クロックラインφ3は発光素子T(-1)に、 クロックラインφ3は発光素子T(-1)に、 クロックラインφ3は発光素子T(-1)に、 クロックラインφ3は発光素子T(-1)に、 クロックラインφ3は発光素子T(-1)に 大り口ックラインφ3は発光素子T(-1)に 大り出される。 抵抗(63)は、 コンタクト穴C3を用いて外部に取り出される。

第12回に第11回の X - X 'ラインの断面 図を示す。これは発光素子アレイの配列方向に切ったラインであり、各発光素子が並んでいる様子がわかる。発光素子の分離横(50)、発光素子と電極(40)(41)との短絡防止用絶縁膜(30)であり、電極(40)と転送クロックラインとの短絡防止用層間絶縁膜(31)等は前述の実施例と同様である。これらの絶縁膜(30)、(31)

本実施例を実現するための製造工程としては次のような工程が挙げられる。

まず n °形 G a A s 基 板 上 に n 形 G a A s 層 (2 4 b) 、 n 形 A I G a A s 層 (2 4 a)、 p 形 G a A s 層 (2 3)、 n 形 G a A s 層 (22)、 p 形 A I G a A s 層 (2 l b)、 p 形 G a A s 層 (2 l a) を 順次 積層 し て成膜(エピタキシャル成長)する。 次にホトエ ッチング法を用いて、分離情(50)を形成する。 そして別のマスクを用いホトエッチングにより発 光素子の一部及び抵抗部のp形GaAs層(21a) , p 形 A I G a A s 層 (21b)を除去する。 この後、 絶縁膜(30)を成膜し、コンタクト穴(Cı)。 (C2)をホトエッチング法を用いて形成する。 次 に電極用金属を蒸着法またはスパッタ法にて成蹊 し、 ホトエッチング法を用いて電腦(40)(4 1) を形成する。 さらに歴聞絶縁膜 (31) を成 膜し、ホトエッチング法を用いてスルーホール(C 2)を形成する。 そして配線用金属を蒸着法また はスパッタ法にて成膜し、ホトエッチング法を用 いて転送クロックライン(ゆい ゆひ ゆs)を形成 は、 光が外部へ有効に取り出せるよう過光性の絶縁膜である必要がある。 この場合、 先に述べたように光結合による 転送動作への 影響をなくすため、分離構中にゲート 電極を入れて光を塞るよう構成することは有効である。

第13回に第11回のY-Y'ラインの断面回を示す。これは発光素子アレイの配列方向に遷直に切ったラインであり、配縁、電極の接続状況がわかる。発光素子の上部電極との取り出し用コンタクト穴C」を絶縁膜(30)に設け、電極(40)にて外部に取り出す。そしてフィールド上にて転送クロックラインす。とスルーホールを通じて接続される。また抵抗ネットワークのための抵抗として、本実能例では11形半導体層(22)が用いられる。これは別の層であってももちろんより別の種類の膜を形成してもよい。

ゲート電極(4.1)は発光素子からの光が抵抗 (63)の抵抗値に影響を与えないようにするた め、分離構の中に入るように工夫されている。

する。 以上の工程により本実施例の構造が完成する。

本実施例でとくに述べなかったが、 転送クロックライン上に透光性の保護膜を設けてもよく、 また絶縁膜が厚くなり光の透透率が悪化し外部に取り出せる光量が低下するのを嫌うなら、 発光素子の上部絶縁膜の一部または全部をホトエッチング法等の方法により除去してもよい。

本発明によると集積形自己走産発光繁子アレイを製造することができる。

<実施例B-4>

実施例 B - 2、 B - 3 は発光素子として発光サイリスタを考えた場合の実施例であったが、 本考案はこれに限られるものでなく他の種類の発光素子であってもよい。 その一例として本実施例ではレーザサイリスタを使用する場合について述べる。

第14回に本発明の実施例B-4を示す。 第1 4回は平面図を表し、 第15回は第14回のライン X-X'にそっての断面図を示したものである。

単体発光案子(レーザサイリスタ) TィーハーT

(・1)等の番号は上記実施例と同様である。

第14図の製造法を概説する。 n 形 G a A s 基 板 (1)上にn形AIGaAs(25)、p形AIGaA s (2 4)、 I 形 (ノンドウブ) G a A s (2 3)、 n 形 AIGaAs(22)、 p 形 AIGaAs(21)、 上部電極(20)を順次積層する(p形AIGaA s (21) と上部電極 (20) との間にオーミック 接触を良好にするためp形GaAs層を挟む場合も ある)。 次にホトエッチングにより上部電極 (2 0) を図中n形AIG a As(25) 層の幅と同じ幅 を持つ長方形に加工し、 これをマスクとして、 p 形AIGaAs(21)~n形AIGaAs(25)の 層をエッチングする。 この時に素子間の分離構(50) が形成される。 次にホトエッチングにより 同じ上部電極(20)をさらにエッチングし、 1 0 μ≡以下の幅を持つストライプ状とし、 これをマ スクとして、 p 形 A I G a A s (21), n 形 A I G aAs(22)の層をエッチングする。 n 形 A I G a As(22) 獲は全部除去せず一部残すようにする。 さらに絶縁膜(30c)(30b)(30a)を

を無着またはスパッタ等により形成し、ホトエッチングにより転送クロックライン(φι、 φ2、 φ

a) 及び電源 V αx ラインを形成する。 そして最後にへき関等の手法によりレーザ光出力側の矯面を平行度よく形成し、本実施例の構造ができあがる。

上記実施例 B - 1 ~ B - 4 の発光素子アレーも 実施例 A 同様、従来の発光素子アレーにはない自己走査機能を持ち、組立の効率化、小型化、高ビッチ化等の効果を有する。

上記実施例 B - 1 ~ B - 4 では、 転送クロックパルスとして、 φι、 φε、 φεの 3 相を想定したが、前記実施例 A 同様、より安定な転送動作を求める場合にはこれを 4 相、 5 相と増加させてもよい。

さらに、 各実施例では発光素子を一列に並べているが、 前記実施例 A 同様、 配列を直接にする必要はなく、 応用によって蛇行させてもよい し、 途中から二列以上に増やすことも可能である。

また、 発光素子は発光サイリスタである必要は、 なく、 外部電位によって自らのターンオン電圧が変化する発光素子であれば、 特に限定されず、 前

成膜する。ここでこの3種類の絶縁膜であるが、 これは絶縁膜(30c)(30a)と光端藪膜(30 b) であり、 絶縁と光遮蔽の二つの機能を持 つようにしたものである。 これは絶縁膜として例 えばSi0₂膜を使用した場合、 GaAsの発光波長 である870nmを透過するため、光結合を誘発す る可能性があり、 その間に例えば非晶質シリコン のような光吸収物質による光遮鼓膜(30b)を 設ける必要があるからである。 もちろん絶縁と光 遮蔽の二つの機能を兼ね備えた物質を用いれば一 履で済む。 次にホトエッチングによりコンタクト 穴 (C1)を設け、そのうえに抵抗(63)を成績 し、ホトエッチングする。 さらに層間絶縁膜(3 1) を形成 U、 スルーホール (C z) をホトエッチ ングにより形成する。 この際、抵抗(63)上の スルーホールは絶縁鸌(31)のみ除去すればよ いが、 上部電弧(20)上のスルーホールは絶縁 膜(31)と同時に絶縁膜(30c)(30b) (30 a) も除去する必要があるため注意が必要 である。 この後転送クロックライン用の配線金属

述の通り、 レーザサイリスタであってもよい。

また本発明は発光素子を単体の個別部品で構成 してもよく、またなんらかの方法で集積化するこ とにより実現してもよい。

発光サイリスタの構造も、前記実施例Aで記載 した通り、より複雑な構造、層構成を導入したものであっても良いし、6層以上の構成等の任意の 構造でかまわない。

高、本発明の一連の実施例A、Bは基板として半導体基板を用い、その電位を零ポルト(接地)とした例を示してきたが、本発明はこれに限られず基板として他の物質を用いてもよい。もっとも近い例でいえばクロム(Cr)等をドウブした半絶縁性GaAs基板上に実施例のn形GaAs基板に相当するn形GaAs層を形成し、この上に実施的で見、フルミナ等の絶縁基板上に半導体膜を形成してった。この半導体を用いて実施例の構造を形成してもよい。

尚レーザの構造は本構造にかぎられるものでは

なく、例えばTJS形、BH形、CSP形、VSIS形等を用いてももちろんよい(S. M. Sze 著、Physics of Semiconductor Physics, 2nd Edition pp724-730)。また材料についてもAIGaAsを主体に説明したが、これ以外の材料(例えばAIGalnP、InGaAsP、ZnSe、GaP等)であってもよい。

また、上記実施例A、Bにおいては、発光中の発光素子が隣接する発光素子に最もその影響を与え、隣接発光素子が次驱動発光素子となる様に様成していたが、本発明は上記に限らず、例えば1つおきに最もその影響を与えるように構成し、1つおきの発光素子に転送駆動可能とすることもできる。

実施例C

ここで説明する実施例Cは先に述べた実施例A、 Bにより構成された発光素子アレイの駆動方法に 聞するものである。

< 実施例 C - 1 > 発光素子アレイの駆動方法 実施例 C - 1 の説明図を第16回に示す。 第1

ード電流が増加し、 発光強度もまた大きくなる。

発光強度しの図も同時に示したが、電流源からの電流なしの場合の発光強度をに対し、発光素子T(1)の発光強度のみ強くなっている様子がわかる。この駆動方法を用いると任意の場所の発光強度を強くすることができ、場所的な光書き込みが可能となる。

本実施例の発光整子としてレーザサイリスタを使用した場合、 転送クロックによるアノード電流をレーザ発振のしきい 電流以下にしておけば、 通常転送状態ではレーザ光は出ず、 発光信号が出た時のみレーザ光をだせるようにすることができる。 広用例

ここで説明する応用例は先に述べた実施例A、 Bにより構成された発光素子アレイ、 及び実施例 C で述べたその駆動方法の応用に関するものであ

< 応用例 1 > 密替形イメージセンサへの応用 第 1 7 図に本発明の第一の応用例である密替形 イメージセンサの原理図を示す。 これは本発明に 6 図には、 駆動原理を表す等価回路図および各端 子に印加するのパルス液形を示している。

本実施例は転送クロックパルスのi、 の s、 の s に 並列にそれぞれ電流線 [i、 l z、 l sを併置し、 その電流量を発光信号のiにより制御するように構成したものである。

動作について説明する。まずスタートバルスのsにより発光変子T(s)がONする。そして次々に転送パルスのt、 のz、 の z を印加することにより、ON状態の転送が行われる。この機様については実施例A、 Bによりすでに説明した通りである。

今発光素子T (3)の位置をより強く発光させたい場合、発光点がT (3)に来た時刻を見計らって発光信号の1をハイレベルとする。この時の1に同期して電流波 1 (、 1 2 から電流が流れ込む。しかしのN している T (3)のアノードは電流源からの電流を吸い込むが、これ以外の発光素子は 0 F F 状態のため電流を吸い込めず、流れ込んだ電流は転送クロックバルスを出している駆動回路側に流れ出てしまう。従って 0 N している発光素子のアノ

よって 発光点が シフト するという 機能が実現でき、 それを 場所走査に 適用 した場合に相当する。

第17回ではガラス基板上にアモルファスSiによる光センサが形成されている。 従来はこの光センサを100μ ■程度の画葉に分離し、 それを読み取り用ICで走査し、 取り出す方式をとっていた。 ここで示す方式はアモルファスSiによる光センサを画素分離せず、代わりに照明の方で走査するもので

第17回ではガラス 基板(A1)上に光遮蔽を 兼ねた電極(A2)、 アモルファス Si(A3)、 透明電極(A4)、 電極(A5)が形成されてい る。 この構成では光によってアモルファス Si(A 3)の電気伝導率が上昇するため、 電極(A2) と電低(A5)との抵抗が光が当たることによっ て低下する現象を利用している。 さてこれらの上 に透明保護層(A6)が設けられ、これに密着し で原稿(A7)がくる。 さて本実能例の発光素子 アレイ(A10)はガラス基板(A1)の反対側 に設けられ、その光はロッドレンズアレイ(A9)を通し、光センサの中央部に設けられた光を導入するための窓(A8)を通して、原稿(A7)上に結像するように構成されている。

発光素子アレイ(A10)は本考案に従い、発 光点が順次移動する機能を持ち、それに従って、 原稿上の結像点も順次移動していく。いま原稿上 の文字等による調谈があると原稿からの反射光も それに従い変化する。これをアモルファスSiによる光センサで読み取る。

またこの発光素子アレイとしてレーザサイリスタを用いると、 その高い量子効率から光量の多い発光素子アレイを得ることが出来、 低消費電力または高速の読みだしを行なうことができる。

このようにして本考案による発光案子アレイは 原稿等の文字、 画像の読み取りに応用出来、 ファクシミリ、 バーコードリーダ、 複写機等への幅広い応用が期待できる。

< 応用例 2 > 光ブリンタ及びディスプレイへの応用

さて本発明による発光素子アレイを実施例 C ー 1 で示した駆動方法で動作させたものを、 発光素子アレイ光ブリント ヘッドに応用する。 光ブリント ヘッドの構造を第 1 9 図に示す。 これは発光素子アレイとロッドレンズアレイで構成されレン素子アレイとロッドレンズアレイで構成されレン系。 実施例 C ー 1 で示した駆動方法を用いると、 本発明の発光素子アレイでは O N 状態が転送しながら光を書き込みたい 位置で、 発光強度を大きくできるので感光ドラムに画像情報を書き込むことができる。

またこの発光素子アレイとしてレーザサイリスタを用いると、その高い量子効率から光量の多い発光素子アレイを得ることが出来、低消費電力または高速の書き込み即ちブリントを行うことができる。

以上より本発明は光ブリンタへも週用可能である。

この光ブリンタ用発光素子アレイは一次元方向に一列に並べた構成であった。 このアレイを平面

本考案の第2の応用例として光ブリンタへの応 用について述べる。 従来LEDアレイの各画業に 駆動用ICを接続したモジュールを使って光ブリ ンタへ応用した例が知られている。 光ブリンタの 原理図を第18図に示す。 まず円筒形の感光ドラ ム(B1)の表面にアモルファスSi等の光導伝性 を持つ材料(感光体)が作られている。 このドラ ムはブリントの速度で回転している。 まず帯電器 (B7) で感光体表面を一様に帯電させる。 そし て発光素子アレイ光ブリントヘッド(B8)で印 字するドットイメージの光を感光体上に照射し、 光の当たったとのろの帯電を中和する。 次に現像 器で感光体上の帯電状態に従って、トナーを感光 体上に付ける。 そして転写器(B2)でカセット (B11) 中から送られてきた用紙(B9)上に トナーを転写する。 そしてその用紙は定着器(B 3) にて熱等を加えられ定着される。 一方転写の 終了したドラムは消去ランプ(85)で帯電が全 面に渡って中和され、清掃器(86)で残ったト ナーが除去される。

的に並べるとディスプレイを作ることができる。 この様成を第20回に示す。 アレイがN留並んでいるとすると映像信号はφ1(1)~φ1(N)から書き込めばよい。 集積化した発光素子アレイを用いれば高密度の表示素子を作ることができるし、 単体発光素子を組み合わせて作るならば大面積のディスプレイを作ることできる。

[発明の効果]

以上述べてきたように、本発明は発光素子アレイ自身に自己走査機能をもたせることにより、従来例で挙げたワイヤボンディングの数の問題、駆動「Cの問題、コンパクト化、短ピッチ化の問題を解決することにより駆動「Cは不必要となり、従ってワイヤボンディングが不要となる。

また本発明は密着イメージセンサ、光ブリンタ、ディスプレイ等へ応用でき、これらの概器の性能向上、低価格化に大きく寄与することができる。
4. 図面の簡単な説明


第1図は実施例A-1にて説明した光を用いた

持閉平1-238962 (13)


発光器子アレイの概略を示す回路図、 第2回は実 施例A-2にて説明した光を用いた発光妻子アレ イの機略を示す断面図、 第3図は実施例A-3に て説明した光を用いた発光素子アレイの機略を示 す平面図、 第4図及び第5図は実施例A-3にて 説明した光を用いた発光素子アレイの概略を示す 断面図、第6図はA-4にて説明した光を用いた 発光素子アレイの概略を示す断面図、 第7図は実 施例A-5にて説明した光を用いた発光素子アレ イの概略を示す平面図、 第8図は実施例A-5に て説明した光を用いた発光素子アレイの機略を示 す断面図、第9図は実施例B-1にて説明した意 位を用いた発光素子アレイの機略を示す回路図、 第10回は実施例B-2にて説明した電位を用い た発光素子アレイの概略を示す断面図、 第11図 は実施例B-3にて説明した電位を用いた発光素 子アレイの概略を示す平面図、 第12図及び第1 3 図は実施例B-3にて説明した電位を用いた発 光峯子フレイの機略を示す断面図、 第14図はB - 4にて説明した電位を用いた発光素子アレイの 既略を示す平面図、 第 1 5 図は実施例 B - 4 にて 説明した電位を用いた発光素子アレイの概略を示 す断面図、 第16図は実施例 C にて説明した発光 妻子アレイの駆動方法の機略を示す回路図および 各パルスの被形を示す図、 第17回は応用例1で 説明した密着形イメージセンサの機略を示す断面 図、 第18回は応用例2で説明した光ブリンタの 機略を示す断面図、 第19図は応用例2で説明し た光ブリンタヘッドの機略を示す側面図、第20 図は応用例2で説明した光ディスプレイの概略を 示す平面図、 第21回はダブルヘテロ構造の発光 サイリスタの機略を示す断面図、 第22図は発光 サイリスタの機略構造を示す断面図、 第23図は 発光サイリスタの電流一電圧特性を示す図、 第2 4 図は3 端子サイリスタの機略構造を示す断面図 である.


特许出願人 日本板硝子株式会社 代理人 弁理士 大 野 精 市






第 1 図







第 3 🖾




第 4 図






第 6 図





第 7 図


C2ズルボール 中3 クロックライン
30 地球間
20 上都電话
21 P EALGAAS
22NEALGAAS
22NEALGAAS
24 P EALGAAS
24 P EALGAAS
25 NEALGAAS
25 NEALGAAS
26 P EALGAAS
27 F EALGAAS
28 F EALGAAS
28 F EALGAAS
29 F EALGAAS
29 F EALGAAS
20 F EALGAAS
20 F EALGAAS
21 董 哲




第 9 図













第 15 図









第 17 図




第 18 図




第 19 図




第 21 図



第 20 図



第 22 図



第 23 図

